19 日本国特許庁(JP)

①特許出願公開

②公開特許公報(A) 平3-118629

®Int.Cl.⁵

識別記号

庁内整理番号

43公開 平成3年(1991)5月21日

G 06 F 3/06 13/00 3 0 5 E 3 0 1 E 6711-5B 7629-5B

審査請求 未請求 請求項の数 2 (全5頁)

9発明の名称 データ転送装置

②特 願 平1-255223

②出 願 平1(1989)10月2日

仰発明者 渡邊

浩 喜

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

愈出 顯 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

⑩代 理 人 弁理士 小川 勝男 外1名

明 相 多

1. 発明の名称

データ転送装置

- 2. 特許請求の範囲
 - 1. メモリから競み出されたデータ部とそれに付加されたBCC部とをホストシステムにデータ 転送する機能と少なくとも1セクタ分のデータ 部及びBCC部分の記憶容量を持つバッファ R A M とを有し、読み出し誤り検出をしたとの かってって R A M に保存し、ホストシステムに 転送 記しないようにしたことを特徴とするデータ 転送装置。
 - 2. 上記データ転送装置は、上記読み出し誤り検 出をしたとき、内蔵する自動打正機能により誤 り打正が可能である場合には訂正したデータ部 及びBCC郎をホストシステムに転送するもの であることを特徴とする特許請求の範囲第1項 記載のデータ転送装置。
- 3. 発明の辞細な説明

〔塵葉上の利用分野〕

この発明は、データ転送装置に関し、例えばハードディスクメモリ制御装置に利用して有効な技術に関するものである。

〔従来の技術〕

例えば、ハードディクスメモリは、共通のスピンドルに複数枚のディスクが取り付けられる。各ディスクの両面にそれぞれヘッドが取り付けられる。これらのヘッドは、ディスク面の半径方向に移動する。これにより、各ディスク面には同心円状の複数のトラック(記録面)が構成される。各トラックは数十個のセクタから構成される。

ディスクを回転させるスピンドルにはセンサーが設けられ、その出力によりトラックの開始場所が知らされる。この信号は、インデックス信号と呼ばれ、その直後からセクタが順序正しく配列される。各セクタは【D(Identifier)部とデータ部の対で構成される。【D部とデータ部には、それぞれ読み出し誤りを検出及び訂正するためのピCC(Error Correction Code)部が付加される。

このうち、ID部はシリンダの物理的番地を示すシリンダアドレス、ヘッドの物理的番地を示すヘッドアドレス、及びトラックにおけるセクタの論理的番地を示すセクタアドレスからなるアドレス情報により構成される。

(発明が解決しようとする課題)

上記のハードディスクメモリ制御装置においては、ホストシステムとディスクメモリ制御装置とお設定を接続するバスにおける伝送誤りについて配慮がざれておらず、例えばディスクメモリ制御装置がディスクから正常にデータを読み出した場合においても、上記バスの伝送誤りの発生により誤るようによりで検出できないという問題がある。

また、データ部とそれに続くBCC部とを送受信する命令を備えた上記フロッピーディスクメモリ制御装置においても、例えばディスク読み出し誤りを検出した場合、誤りの存在するセクタのデータ部とBCC部とをホストシステムに伝送する。

びBCC部を転送しないからホストシステムの負担を軽減しつつ、パスの伝送誤りをホストシステムが検出できる。

(実施例)

第1図には、この発明が適用されたハードディスク制御装置(以下、単にHDCという場合がある。)の一実施例のブロック図が示されている。 国図において一点鎖線より囲まれた各回路ブロックは、公知の半導体集積回路の製造技術によって、 特に制限されないが、単結晶シリコンのような1個の半導体基板上において形成される。

プロセシングユニットPUは、クロック信号CLK及びリセット信号RST及び後述するようなECC復号回路からの信号BRR、CORを受けて、内部回路の動作に必要な顕示しない各種制御信号及びタイミング信号を形成する。

マルチプレクサMPXは、ホストシステムHOST側の核巡するような周辺パス(I/Oパス)に結合され、書き込み/読み出しデータの模型、及びホストシステムHOSTから供給されるコマ

したがって、ホストシステムにおける読み取りセ クタ数監理等の負担が重くなるという問題が生じる。

この発明の目的は、ホストシステム側の負担を 軽減しつつ、パスの伝送線りを検出可能にしたデ ータ転送装置を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および派付図面から明らかになるであろう。

(保題を解決するための手段)

本願において開示される発明のうち代変的なものの概要を簡単に説明すれば、下記の通りである。すなわち、1セクタ分の記憶容量を持つバッファRAMを設け、メモリから読み出されたデータ部とそれに付加されたBCC部とをホストシステムにデータ配とBCC部とバッファRAMに保存してホストシステムに転送しないようにする。

(作用)

上記した手段によれば、誤りのあるデータ部及

ンドを受け取る。

マルチプレクサMPXを介して授受されるデータは、データバッファメモリDBMに格納される。特に制限されないが、上記データバッファメモリDBMは、2面バッファメモリを持ち、高速なデータ授受を行うようにされる。このため、データバッファメモリDBMの入出力部には、2面のバッファメモリを交互に切り換えるためのマルチプレクサ回路が設けられる。

マルチプレクサMPXを介して供給されるコマンドは、レジスタ部REGに供給される。このレジスタ部REGは、コマンドレジスタ、HDCの 状態を示すステータスレジスタ等を持つ。

制御回路CONTは、ホストシステムHOST 倒から供給される書き込み/読み出し制御信号や、 割り込み信号等を受けて、上記マルチプレクサM PXの切り換え動作等を制御する。

フォーマット制御国路FCは、ハードディスクドライバHDDに対する書き込み/読み出しデータ、内部問期信号等を生成するものであり、以下

特開平3-118629 (3)

に説明するパラレル/シリアル変換回路P/S、 BCC符号回路BCOD及びBCC復号回路BD BCを含む。上記パラレル/シリアル変換回路P /Sは、内部パスBUSとの間でパイト単位にパ ラレルにデータを授受し、図示しないハードディ スクドライバHDDとの間でピット単位でシリア ルにデータ授受する。

ECC復号回路已DECは、ハードディクスドライバHDDからの読み出しデータを受けて誤り検出訂正(復号化)する。また、ホストシステムHOSTから受け取ったデータ部とそれに付加されたBCC部とをハードディスクドライバHDDに書き込む命令においては、ホストシステムHOSTから受け取ったデータを復号化する。

BCC符号回路BCODは、ホストシステムからデータ部のみを受け取りハードディスクドライバHDDに書き込む命令において、BCC部を生成(符号化)する。ここで、BCC符号回路BCODは、本発明が適用された命令のみをサポートするハードディスク制御装置においては不用とな

セスコントローラDMAC、及びホストアダプタ HADPから構成される。ホストアダプタHAD Pは、上記同様なBCC符号回路BCOD、BC C復号回路BDEC及びI/Oバス変換回路IC ONから構成される。I/Oバス変換回路ICO Nは、システムバスと周辺バス(I/Oバス)と の物理的変換を行う。ホストシステムHOSTと ハードディスク制御装置HDCとは、周辺バス (1/Oバス)により接続される。

次に、データ部とBCC部をホストシステム HOSTに転送する命令を受け取ったときのハードディスク制御装置 HDCの動作を説明する。

ハードディスクドライバHDDを通して読み出されたシリアルデータは、直接にBCC復号回路BDBCにより復号されると同時に、パラレル/シリアル変換回路P/Sによりバラレルデータに変換された後、内部バスBUSを通してデータバッファメモリDBMに格納される。

脆み出されたデータにBCCエラーがないとき には、データバッファメモリDBMに格納された る。上記BCCは、CRC(Cyclic Redundancy Code)を用いるものであってもよい。すなわち、この実施例におけるBCCは、限り検出符号と誤り訂正を総称した意味で用いている。読み出し誤りを検出したときには、誤り検出信号BRRが、誤り訂正が正常終了したときにはCOR信号が上記プロセシングユニットPUに伝えられる。

ディスクインターフェイスDICは、トライブ 選択信号、ヘッド選択信号等を生成するものである。

上記プロセシングユニットPU、データバッファメモリDBM、レジスタ都REG、フォーマット制御団路FC及びディスクインターフェイスDICは、内部バスBUSを介して相互に接続される。

第2図には、上記HDCを装備したマイクロコンピュータシステムの一実施例のブロック図が示されている。

ホストシステム H O S T は、マイクロプロセッ サM P U、メインメモリ M E M、直接メモリアク

データ部とそれに対応したECC部がホストシステムHOSTに転送される。

読み出されたデータにBCCエラーが検出されたときは、自動訂正モードであるかによって2週りの処理が行われる。自動訂正モードでない場合には、読み出されたデータをホストシステムHOSTに転送せずに異常終了とする。自動訂正を行い、訂正可能であれば訂正後のデータをホストシステムHOSTに転送せずに異常終了にする。

次に、ホストシステムHOSTから受け取るデータ部とBCC部とをハードディスクドライバHDDに書き込む命令を受け取ったときのハードディスク制御装置HDCの動作を説明する。

ホストシステムHOSTから受け取ったデータは、データバッファメモリDBMに格納されると 同時に内部パスを通してパラレルノシリアル変換 回路P/Sに転送される。シリアルデータに変換 された後、BCC復号回路EDECによりBCC エラーがないか否かが確認される。BCCエラー がない場合、データバッファメモリDBMに格納 されたデータがハードディスクドライバHDDに

このことは、ホストシステムHOST側においても同様である。すなわち、上記のI/Oバスにおいてエラーが発生したときには、ホストアダブ

この発明は、メモリに配憶されたデータを転送 するデータ転送袋置に広く利用できる。

〔発明の効果〕

本瀬において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の退りである。すなわち、少なくとも1セクタ分の記憶容量を持つバッファRAMを設け、メモリから読み出されたデータ部とそれに付加された

タII A D P に含まれる B C C 復号回路 B D B C により、データの誤り検出と、上記のような自動訂正モードに応じた自動訂正が行われる。

上記の実施例から得られる作用効果は、下記の 通りである。 すなわち、

(2)自動訂正機能を持つ場合、自動訂正の結果に応じて訂正可能の場合にデータ書き込み等を行い、 訂正不可の場合には異常終了とすることによって データ転送効率を高くできるという効果が得られる。

BCC部とをホストシステムにデータ伝送するとき、誤りの存在するセクタのデータ部とBCC部とパッファRAMに保存してホストシステムに転送しないようにする。この構成では、誤りのあるデータ部及びBCC部を転送しないからホストシステムの負担を軽減しつつ、パスの伝送誤りをホストシステム側のBCCで有手回路により検出できる。

4. 図面の簡単な説明

第1 図は、この発明が適用されたハードディスク制御装置の一実施例を示すプロック図、


第2図は、上記ハードディスク制御装置が装備 されたマイクロコンピュータシステムの一実施例 を示すブロック図である。

HDC・・ハードディスク制御装置、PU・・プロセシングユニット、MPX・・マルチプレクサ、DBM・・データバッファメモリ、REG・・レジスタ部、CONT・・制御回路、BUS・・内部パス、DIC・・ディスクインターフェイス、FC・・フォーマット制御回路、P/S・・


特開平3-118629 (5)

パラレル/シリアル変換回路、 B C O D ・・E C C 符号回路、 B D B C ・・B C C 復号回路、 H O S T・・ホストシステム、 H D D・・ハードディスクトライバ、 M P U・・マイクロ プロセッサ、 M B M・・メインメモリ、 D M A C・・直接メモリアクセスコントローラ、 H A D P・・ホストアグプク、 I C O N・・I / O バス変換回路。

代理人弁理士 小川 勝男



第 2 図



MPU:マイクロブロセッサ MEM:メインメモリ DMAC: 密度メモリアクセスコントローフ HADP: ホストア・デブテ ECOD:ECC 特別の路 EDEC:ECC 使号回路 I CON:I/O/ス定規回路 HDC:ハードディスクコントローフ